NEC NECのスローガン NEC
検索  キーワード検索の文字入力 検索範囲の選択 by Google
ホーム ニュース 会社案内 商品 ソリューション ダウンロード サイトマップ
現在のページの位置: ホーム > プレスリリース > 記事

プレスリリース



高性能なシステムLSIを短期間かつ低コストで実現できるASIC新プラットフォームデバイスの発売について

2002年03月18日

日本電気株式会社
NECの新ASIC「ISSPシリーズ」
NECの新ASIC「ISSPシリーズ」

NEC(NECエレクトロンデバイス)はこのたび、新たなアーキテクチャーの採用と先端プロセスの融合により高性能/多機能を短納期・低コストで実現できるASIC新プラットフォームデバイス「ISSP(Instant Silicon Solution Platforms)シリーズ」の開発を完了し、その第1世代製品「ISSP1-STDファミリ」の受注を本年5月から開始致します。

新製品の主な特長は以下の通りであります。

(1) SRAMをはじめとする汎用的なIPコアやテスト回路を下地に予め埋め込むことで高性能と設計容易性の両立を図るとともに、設計期間を既存ゲートアレイの約半分に抑え、開発コストを抑制
(2) 0.13μmプロセスの採用により300MHzの高速動作を実現
(3) 業界トップのゲートアレイ事業で培った少量多品種製品を短納期で提供する生産技術を継承
(4) 同じ0.13μmプロセスのセルベースIC「CB-12」とのIPコア資産の流用が可能であり、ユーザーニーズに応じたベストソリューションを提供可能

新製品の設計開始時期は本年6月末を、サンプル出荷開始時期は本年7月末を、また量産開始時期は本年9月を予定しております。

ASICは、システムの多様化への要求を実現すべく高性能化や多機能化に向け、プロセス技術の進歩による高集積化がますます加速されてきております。
一方、高集積化が進展すると、プロセスステップ数の増加、テスト設計やクロック設計の複雑化、チップ内部の信号間で干渉が生じるシグナル・インテグリティ(Signal Integrity)の問題の発生などにより、開発期間が長期化する傾向にあり、これに伴う開発費用の増大が開発者にとっては大きなリスクとなっております。そのため、設計容易性をアピールしたプログラマブルデバイス(FPGAなど)が提案されておりますが、製造工程の複雑さ、あるいは構造上の問題から価格、性能、量産性、とりわけ信頼性はASICの代替デバイスとしては不十分とされております。
ゲートアレイ市場において世界シェアNo.1として業界をリードしているNECは、こうした問題を解決するため、従来のゲートアレイ開発で培ってきた多品種少量生産対応力とセルベースICで採用されている先端プロセス及び各種IPコア資産の融合により、素早く、簡単に、しかも低コストで高性能システムLSIを実現できる「ISSPシリーズ」を製品化いたしました。
「ISSP1-STDファミリ」は、NEC社内カンパニーであるNECネットワークスのブロードバンド光伝送装置(SpectralWaveTM series)に先行して適用し、3月末にLSIのサンプル出荷を開始いたします。
「ISSPシリーズ」は、高速・大容量(ブロードバンド)の通信/ネットワーク機器、コンピュータ周辺機器、高性能計測機器、デジタル民生機器などをターゲットにしております。今後は、MPUコアや超高速インタフェースコアを搭載した製品を順次製品化していく予定であります。

新製品の特長は以下の通りであります。

  1. 短期間・低コストで開発可能

    通常、プロセスの微細化にともないLSIの開発期間が長くなる傾向があるが、下記技術の採用により、今回初めて1世代前のゲートアレイよりも短い設計期間を実現。なお、製造納期は当社0.25μmゲートアレイ「CMOS-10HD」と同等以下の7〜10日間でサンプル対応予定。

    a) ユーザ回路の基本単位を2入力NANDのような単純なゲートでなく順序回路や組合せ回路を含む「複合ゲート構造」を新規採用。
    b) 配線は5層構成となっており、下位3層配線は複合ゲート間配線、コア接続配線、テスト回路配線、クロックツリー配線、および電源配線として予め下地として埋め込まれているため、ユーザーは、上位2層の配線を用いてユーザーオリジナル回路の設計に注力できる。
    c) プロセス微細化時に生じるシグナル・インテグリティが設計の妨げとなるが、チップ内部のトランジスタ、及び配線構造の改良、クロックツリー配線埋め込みによる遅延(スキュー)保証、および開発環境における配置配線ツールの改善により、従来のゲートアレイ以上の設計収束性を実現。

  2. 当社セルベースICのIPコア資産を活用可能

    同じプロセスを採用したNECのセルベースICのSRAMやPLLなどの汎用コア、あるいはCPUや高速インタフェースなどの各種IPコア資産を利用できるため、量産ロットが急拡大したユーザーは、タイムリーにセルベースICへの移行が可能。

  3. 高性能

    内部1.5V動作時にシステムクロックとして300MHzという高速動作を実現。また、SRAM、APLL、DLLなどのコアは予め下地に埋め込まれているため集積度/性能に関しては、「CB-12ファミリ」と同等のパフォーマンスを実現。

  4. 少量多品種を短納期で対応

    NECがゲートアレイ事業により培ってきた少量多品種の短納期対応に関するノウハウを活用し、従来のゲートアレイと同等の受注基準に基づいて最先端プロセス製品を短納期で提供。また、NECのIT技術を駆使して、製品選択から量産までの受注生産フローをインターネットの活用によりシームレスに対応する新しいビジネスソリューションの提供を検討中。

なお、新製品の主な仕様は、別紙およびISSPのホームページをご参照下さい。

以上


<本件に関するお客様からの問い合わせ先>

NECエレクトロンデバイス 半導体テクニカルホットライン

電話: (044)435-9494(直通)
FAX: (044)435-9608
e-mail: info@lsi.nec.co.jp

ISSPのホームページ
http://www.ic.nec.co.jp/issp
本文ここまで
ページトップに戻る
プレスリリーストップに戻る
Copyright© NEC Corporation 1994-2002