NEC Empowered by Innovation NEC
検索  キーワード検索の文字入力 検索範囲の選択 by Google
ホーム ニュース 会社概要 商品 ソリューション ダウンロード サイトマップ
現在のページの位置: ホーム > プレスリリース > 記事

プレスリリース



65nmルールの次世代LSIにおける大幅な低消費電力化を実現する技術の開発について

2004年06月17日

NECエレクトロニクス株式会社
日本電気株式会社

NECエレクトロニクスとNECは、プロセスルール65ナノメートル(nm)の次世代LSIにおいて、大幅な消費電力の削減を可能とする2つのトランジスタ技術を開発いたしました。

プロセスルール65nm以降のLSIにおいては、ゲート絶縁膜を流れるゲートリーク電流とドレイン-ソース間に流れるオフリーク電流の増大が深刻な問題となります。今回の技術はこの問題を解決するために開発されたものであります。

今回開発した技術は、(1)ゲートリーク電流を従来の約1/1000の1ピコ(1兆分の1)アンペア(pA)に抑制しつつ、従来と同等の駆動電流を維持することで、動作時と待機時の電流比を業界最高にできる高誘電率絶縁膜(High-k膜)技術、(2)回路の要求に応じて基板バイアスと電源電圧を制御することで、待機時のオフリーク電流を従来に比べて最大2桁低減できるCMOSトランジスタ技術、およびボディバイアス電圧をかけた際に生じるトランジスタ劣化原因の解明とその解決法、であります。

NECエレクトロニクスは、トランスメタ・コーポレーション(本社:カリフォルニア州サンタクララ、社長兼最高経営責任者:マシューR.ペリー)から、高速動作と低消費電力を実現するトランスメタ社の技術「LongRun2 Technologies(以下:LongRun2)」(注1)を導入しております。この「LongRun2」と今回開発した2つのトランジスタ技術とを組み合わせることで、NECエレクトロニクスが提唱する究極の低電力デバイス技術「ultimaLP」(注2)を実現し、実効的なリーク電流を従来比で最大約1/100に減らすことができます。
今後の導入予定としては、ボディバイアス動作に対して最適化されたトランジスタ技術と「LongRun2」を最初に組み合わせ、次いでHigh-k膜技術を導入いたします。

この新技術を応用することにより、携帯端末において、多用なアプリケーションを実現しつつ、充電しない状態での連続使用時間を従来の10倍以上にすることが将来的には可能となります。

今回開発した技術の概要は次の通りであります。

1 動作時と待機時の電流比を業界最高にできるHigh-k技術
  (1) シリコン酸化膜よりも誘電率の高いHigh-K膜を用いることにより、ゲート電極とソース/ドレイン電極との間に流れるゲートトンネルリーク電流を従来の約1/1,000に低減いたしました。また、High-K膜が持つ、しきい値電圧の上昇効果を利用して、ドレイン電極と基板との間に流れるリーク電流を従来の約1/10に低減いたしました。
  (2) High-k膜とポリシリコン電極との間に、余剰な不純物の絶縁膜への拡散を抑制するアモルファスシリコン界面層を導入することで、トランジスタ形成時の欠陥抑制が可能になるため、性能の劣化が防止でき、High-k膜の大きな問題点である長期信頼性を従来に比べて大幅に改善いたしました。
  これらの技術により、500μA/20pAという業界最高の動作時電流/待機時電流比を実現いたしました。
この技術を用いて試作したトランジスタの性能は、2003年版国際半導体技術ロードマップ(ITRS)において2006年にHigh-k膜の導入を必要としているロースタンバイパワー(LSTP)CMOSのトランジスタ目標スペックを満たしており、携帯型情報端末などに適用されるLSIの高性能・超低消費電力化に大きく貢献するものであります。
 
2 トランジスタの高信頼化を実現する低電力回路技術
  (1) ボディバイアス効果を増強するトランジスタ設計を行うことで、高速動作から低待機電力動作までを同一のトランジスタで実現可能な65nmルールCMOSを開発いたしました。高速動作モードではノーマルノードに対して約2倍の駆動電流の向上を実現し、またパワーセーブモードではノーマルモードに対して約2桁のリーク電流の低減を実現しました。
  (2) ボディバイアス動作時の信頼性劣化進行の温度依存性の振る舞いから、劣化促進はキャリア温度の高いホットホールによるものであることを解明し、ボディバイアス動作時におけるトランジスタ長期信頼性寿命を確保するために、高信頼性と低電力化が両立可能なボディバイアスと電源電圧の組み合わせを明らかにしました。具体的には、ノーマルモード、ハイスピードモード、パワーセーブモードにおいて、信頼性が確保できるバイアス範囲を設定しました。
  これらにより、「LongRun2」技術を十分に活かすことができる65nmルールCMOSトランジスタ技術を確立いたしました。


近年、リーク電流が少なく押さえられるトランジスタは、携帯型情報端末市場の成長に伴い、ますます需要が高まっております。しかしながら微細化に伴うリーク電流の増大が深刻化しています。
微細化に従って、しきい値電圧の低電圧化、ゲート酸化膜の薄膜化、および不純物の高濃度化が必要となります。低しきい値電圧化は、トランジスタがオフ状態においてドレインからソースに流れる漏れ電流(オフリーク電流)を増大させます。またゲート酸化膜の薄膜化は、本来絶縁膜である酸化膜中をトンネルするゲートリーク電流を増大させます。さらに短チャネル効果(注3)を抑制するためにチャネル領域およびポケット領域の不純物を高濃度化するに従って、ドレイン電極と基板との間に流れるバンド間のトンネルリーク電流が増加してしまうという問題があります。

NECエレクトロニクスとNECではこのような問題を解決するために、今回の低消費電力トランジスタ技術を開発したものであります。

NECエレクトロニクスとNECでは、今回開発した技術が、65nmルール以降のシステムLSIにおける低消費電力化と高性能化に不可欠なものと考えており、早期の実用化を目指して、今後とも積極的な研究・開発活動を展開する予定であります。

なお、NECエレクトロニクスとNECは今回の成果を、6月15日から17日まで、米国ハワイ州ホノルルで開催される学会「2004 Symposium on VLSI Technology」において、16日に発表致いたします。

以上


(注1) 「LongRun2」:
トランスメタ社所有の新しいボディバイアス制御法を用い、しきい値電圧と電源電圧の動的制御によりリーク電流制御、低消費電力を可能とする、多面的なテクノロジ(回路/アルゴリズム/レイアウト)。
(注2) 「ultimaLP」:
「LongRun2」の動作に最適化されたトランジスタ構造およびHigh-k膜を有するCMOSデバイスと「LongRun2」との融合技術 (ultimaLP=ultimate low-power)
(注3) 短チャネル効果:
ゲート長が微細化すると、ゲート電界によるチャネル領域のコントロール力が弱まって、しきい値電圧が低下する現象。

<本件に関するお客様からの問い合わせ先>

NECエレクトロニクス(株)
半導体ホットライン

電話: (044)435-9494(直)
e-mail: info@necel.com

本文ここまで
ページトップに戻る
プレスリリーストップに戻る
Copyright© NEC Corporation 1994-2004