不揮発性磁気メモリ(MRAM)の基盤技術を確立

2006年 6月 6日
株式会社　東芝
日本電気株式会社

東芝とNECはこのたび、MRAM(注1)の共同開発において、256Mbit級の大容量化に必要な基盤技術を確立しました。
本技術は、2003年度から3年間にわたり継続してきた、NEDO(独立行政法人 新エネルギー・産業技術総合開発機構)のナショナルプロジェクト「不揮発性磁気メモリMRAM実用化技術の開発」の当初の目標を達成するもので、次のような要素技術で構成されます。

・	MTJ素子(注2)の形状や構造の最適化による誤書込み防止技術 (今回、書き込みの制御性を高める新開発のプロペラ型素子形状を盛り込んでいます)
・	配線構成の改良、電流駆動の最適化により低電圧動作・高速読み書きを実現する回路技術
・	MRAMの微細加工に必要な磁性体のエッチング技術など各種のプロセス技術

両社は、プロペラ型新素子形状を含め、上記の要素技術を統合した16Mbitチップを用い、256Mbit級まで高集積化した場合でも動作することを検証するとともに、書き込み電流値を世界最小となる約4mAに低減しました(図1)。

高度情報化社会の進展に伴い、大容量かつ高性能な不揮発性メモリへの需要は増大の一途をたどっています。MRAMは、素子の磁化方向により情報の蓄積を行う不揮発性メモリで、(1)無限回数の書き換え耐性を有するため、不揮発で完全なRAM動作が実現できること、(2)MTJ素子は半導体プロセスを終えた後に作製可能で、CMOSデバイスと混載しやすいこと、(3)1V級の、既存メモリの中で最も低いセル動作電圧を実現できること、(4)既存メモリに比べ高温での動作も可能であること、などの特長を有しています。これらの特長は既存のメモリでは実現不可能であるため、MRAMは次世代のワークメモリ・システムLSI混載メモリとして注目されています。しかし、実用化のためには、書き込みの制御性の大幅な向上、低電圧化・高速化のための回路技術、磁性薄膜の加工技術などの磁性体集積化プロセス技術の確立などが課題となっていました。

東芝とNECは2002年度よりMRAMの共同開発を開始し、2003年度からはNEDOの助成を受けて、0.13µmCMOS技術と0.25µm強磁性体トンネル接合技術を用いて256Mbit級MRAM実現のための基盤技術構築を目指し、開発を加速してきました。
今後両社は、プロセス基盤技術の共同開発を継続しながら、さらなる大容量化や高速化に向けたデバイス開発を促進していきます。

以上

(注1) MRAM(Magnetic Random Access Memory):

MRAMの基本構成は、ワード線とビット線との間に、基本素子である磁気抵抗素子(MTJ:注2)を配置するものです。書き込みはワード線とビット線に流した電流により誘起される合成磁場により、MTJ素子の上層強磁性層(フリー層)の磁化方向をデータに応じて決定します。選択されたワード線とビット線の交点にある素子が選択セルとなります。MTJ素子の下層の強磁性層は、あらかじめ磁化方向が固定されており、上層の強磁性層の磁化方向が下層の磁化方向と平行になるか、反平行になるかによって、2つの強磁性層間にある絶縁膜に流れるトンネル電流量が変化します。平行の時は電流がより多く流れるため絶縁膜の抵抗が低く測定され、反平行の時は抵抗が高く測定されます。その差を`1'`0'のデータとして認識します。

(注2) MTJ素子:

2枚の磁性薄膜で絶縁膜(例えばマグネシウム酸化膜やアルミニウム酸化膜など)を挟んだ構造の磁気抵抗素子です。上部磁性薄膜と下部磁性薄膜の磁化方向が、平行と反平行との違いで、上部から下部へ流れる電子のトンネル確率が変化するために、素子抵抗が変化します。この素子抵抗の変化を利用してMRAMセルの情報の読み出しを行うことが出来ます。またこの磁気抵抗変化を利用したハードディスクのヘッドが実用化されています。