ページの先頭です
本文へジャンプする

Japan

ここから本文です
サイト内の現在位置を表示しています

ホーム > プレスリリース > 記事

45nm世代のLSI基本回路モジュールでの
超高速・低電力動作を世界に先駆けて確認

2006年 6月20日
日本電気株式会社

NECとNECエレクトロニクスはこのたび、45nm世代のCMOSトランジスタと多層銅配線から成るLSI基本回路モジュールにおいて、電源電圧0.9Vでクロック周波数5ギガヘルツ相当に対応する、低電力かつ超高速な動作を世界に先駆けて確認しました。このたびの開発は、配線間寄生容量(注1)を15%低減し、世界最小レベルの実効比誘電率(keff注2)2.9を実現する、新たな高性能配線技術の開発により実現したものです。

本技術の開発により、65nm世代LSIと比べて、2倍の高集積化と20%以上の低消費電力化を可能にする45nm世代の超高速LSIの実現に向けて大きく前進することができました。この最先端LSIが、更なる高速化と低消費電力を必要とする次世代のスーパーコンピュータや次世代ネットワーク(NGN)を支える高速ネットワークサーバなどの実現に大きく貢献できるものと期待されます。

このたび開発した技術の特長は次の通りです。

(1) 低誘電率配線層間膜(ヘキサゴナル骨格の分子細孔有機シリカ膜、注3)の化学組成と密度を変調させたシームレス積層構造の絶縁膜を使った配線構造を開発し、従来微細加工時の制御用として挿入が必要だったシリカ膜を完全に排除。65nm世代配線構造と比較して配線間寄生容量を15%低減し、実効比誘電率keff=2.9を実現。
(2) 層間絶縁膜の密度と化学組成の変化に敏感に反応する微細加工プロセス技術を開発。45nm世代LSIに対応した140nmピッチのデュアルダマシン配線(注4)を高加工精度で実現。世界最小の配線寄生容量85fF/mmを達成。
(3) 新型配線構造を45nm世代の微細CMOS(ゲート長Lg=30nm)で構成された配線負荷リングオシレータに適用し、電源電圧0.9Vで5GHz相当の超高速動作を実証。

シリコンLSIデバイスは、シリコン基板上に形成されたCMOSトランジスタ(スイッチ)とそれらを接続する多層銅配線で構成されています。LSIデバイスの高速化と高集積化のためには、CMOSトランジスタと配線の微細化と共に、配線寄生容量と動作電源電圧とを下げることで、微細化に伴う消費電力の増大を抑制することも必要です。配線寄生容量は微細配線を絶縁分離する層間絶縁膜材の誘電率に依存するため、従来は低誘電率絶縁膜(Low-k膜)が用いられてきましたが、実際にはLow-k膜に対する微細加工配線パターン形成の際、寸法制御性やダメージ低減のために、シリカ膜などがLow-k膜中に挿入されていました。これにより、実効的な配線寄生容量(keff)は増大していました。

このたび、NECとNECエレクトロクスは、化学組成と密度を制御した低誘電率の有機シリカ膜を連続成長させたシームレス積層構造の絶縁膜を使った配線構造の開発に成功しました。これにより、配線間の実効比誘電率(keff)を 65nm世代の3.45から15%低減し、世界最小レベル2.9を達成しました。このシームレス積層構造では、ヘキサゴナル骨格のシリカ(SiO2)分子で組み上げたサブナノ空隙(0.35nmφ)を有する低密度の分子細孔Low-k膜(比誘電率2.45)を、機械強度に優れるシリコンリッチの低誘電率有機シリカ膜で挟んだ構造となっています。
今回、化学組成と密度の変化に敏感に反応する微細加工プロセス技術を併せて開発することで、45nm世代に必要な140nmピッチと70nmビアφの微細多層銅配線を高精度に実現しています。さらに、ゲート電極幅を30nm程度まで微細化した45nmCMOSトランジスタで構成された配線負荷基本回路(リングオシレータ)で、電源電圧を0.9Vまで低減しても5GHz相当の超高速動作が可能であることを世界に先駆けて確認しました。これにより、65nm世代LSIと比べ、2倍の高集積化と消費電力を20%以上低減させた45nm世代の超高速LSIの実現に向けて道が開けました。

NECとNECエレクトロニクスは、今回の45nm世代に対応した高性能配線と微細CMOSからからなるLSIデバイス技術が、低電力・超高速の情報処理機器に必要不可欠なものと考え、早期の実用化を目指して今後とも積極的な研究開発活動を展開していきます。

以上

(注1)
層間絶縁膜を挟んだ隣接配線を対向電極とした擬似的コンデンサーの蓄積容量のことを指す。配線寄生容量が大きいと、信号伝搬する際配線に余分な電気の充放電が生じ、信号伝搬を遅くしたり、消費電力を増大させる。90nm世代以降の微細化で配線間隔(電極間隔)が狭くなり配線寄生容量増大が顕著になったのを、層間絶縁膜材料に低誘電率(Low-k)膜材を導入して抑制する。
(注2)
通常、層間絶縁膜は比誘電率の異なる複数の絶縁膜からなるが、配線形成後これらを均質な1層膜と仮定して求めた比誘電率のことを指す。
(注3)
極微細孔を内包するように化学構造設計された原料分子を気化させ、プラズマ中で活性化させて基板上に積み上げて成長する多孔質Low-k膜のこと。今回の45nm世代LSIでは、3つのシリコン原子と3つの酸素原子からなる"ヘキサゴナル骨格のシリカ分子の輪"、すなわち水分子の大きさと同程度の分子細孔を持つ原料を用い、比誘電率2.45のLow-k膜を採用。孔径の極微細化により耐吸湿性に優れる。NECと半導体MIRAIプロジェクトと共同で、300mm成膜プロセスを開発し、この成果の一部を2005年京都で開催されたVLSI技術シンポジュームにおいて共同で発表している。
(注4)
多層構造配線において、配線溝とこれらを縦接続するためのビア孔を層間絶縁膜に形成し、この複合開口部に一括して金属を埋め込んだ配線構造のこと。今回は、低酸素Cu合金材を埋め込み、配線信頼性を向上させている。

本件に関するお客様からのお問い合わせ先

NEC 研究企画部 企画戦略グループ
https://www.nec.co.jp/r_and_d/ja/cl/contact.html

NECエレクトロニクス 先端デバイス開発事業部
電話: (042)771-0902(直通)
E-mail: kuniko.kikuta@necel.com


このページに掲載されているプレスリリースその他の情報は、発表日現在の情報であり、時間の経過または様々な後発事象によって変更される可能性がありますので、あらかじめご了承ください。

本文ここまで
ページの終わりです
ページの先頭へ戻る