ページの先頭です。
本文へジャンプする。

本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、情報は問題なくご利用いただけます。

ここからサイト内共通メニューです。
サイト内共通メニューを読み飛ばす。
サイト内共通メニューここまで。
サイト内の現在位置を表示しています。
ホーム > ニュース > プレスリリース > ナノメートルスケールのSi結晶欠陥が最先端LSI待機時の消費電力に与える影響を解明

ナノメートルスケールのSi結晶欠陥が
最先端LSI待機時の消費電力に与える影響を解明

2009年6月17日
日本電気株式会社
NECエレクトロニクス株式会社

NECとNECエレクトロニクスは、このたび、世界ではじめて電子線ホログラフィー法(注1)と透過電子顕微鏡法(注2)とを組み合わせて用いることで、最先端LSI内部のナノメートルスケールのシリコン(Si)結晶欠陥が、LSIの待機時電力特性に与える影響を、直接観察し、解明しました。

電子線ホログラフィー法は、LSI内部の電位分布を可視化することが可能な技術です。また、透過電子顕微鏡法は、ナノメートルスケールの結晶欠陥の分布や構造の解析が可能な技術です。
これらの技術を、最先端トランジスタのチャネル接合部の評価に応用する技術として確立し、組み合わせて用いることにより、LSI内部の電位分布と微細な結晶欠陥分布の直接観察に初めて成功しました。
さらに、本解析技術を用い、LSI内部の電位分布とこれらの結晶欠陥との位置関係のナノメートルスケールでの違いが、LSIの待機時消費電力に大きな影響を与えることを実証しました。

このたびの成果の概要は、以下の通りです。

  1. 最先端LSI(ゲート長30nm以下)における、電位分布とナノスケール結晶欠陥分布の可視化を、世界で初めて実現。

  2. 可視化した情報を元に、LSIのリーク電流解析を行い、LSI内部の電位分布と結晶欠陥との位置関係、とくに、電界強度が大きい領域と結晶分布の位置関係が、LSIのリーク電流に大きな影響を与えることを実証。

LSIは、シリコン(Si)基板に微量の不純物を注入することによって、Si基板に電位分布を形成し、これを、外部から加える電場によって変化させることによって、LSIを構成する個々の素子の動作を制御します。
一方、この電位の差によって生じる内部電界中にSi結晶の乱れ(欠陥)が存在すると、リーク電流の増大など、LSIの消費電力性能に悪影響を及ぼす可能性があります。しかし、これまで、内部電界と結晶欠陥の分布の両方を直接解析する評価技術がなく、検証ができませんでした。
このたび開発した技術は、微細化が進行した最先端デバイスの中でも、内部電界と結晶欠陥の直接評価を行うことが可能であり、待機時消費電力低減のための、欠陥・電位分布制御デバイスプロセスの設計に関する課題を実データとして把握することが可能となります。さらに、明らかになった課題に対して、製造プロセスによる改善対策を施したデバイスにおいて、待機時消費電力の増大の原因となる接合リーク電流の低減効果があることも実証されました。これにより、今後、最先端LSIの待機時における消費電力低減に向けた接合技術の開発を、効率的に推進できるものです。

NECとNECエレクトロニクスは、今後、本技術を応用して低消費電力LSIの研究開発を進めてまいります。

なお、両社は、このたびの成果を、6月15日から18日まで、リーガロイヤルホテル京都(京都府・京都市)で開催される学会「VLSIシンポジウム(2009 Symposium on VLSI Technology)」で、17日に発表します。

以上

注1:電子線ホログラフィー

電子線がトランジスタのp/n領域を通過する際の波長差を画像化する技術。電子が試料を透過する際のわずかな波長変化によって、試料内部電位の分布を計測。

注2:透過型電子顕微鏡(Transmission Electron Microscope:TEM)

対象に電子線を照射し、通過した電子が干渉して作り出す像を拡大し、観察する電子顕微鏡。

本件に関するお客様からの問い合わせ先

NEC 知的資産R&D企画本部 広報グループ
URL: 新しいウィンドウを開きます。http://www.nec.co.jp/contact/

このページに掲載されているプレスリリースその他の情報は、発表日現在の情報であり、時間の経過または様々な後発事象によって変更される可能性がありますので、あらかじめご了承ください。

ページの先頭へ戻る

Copyright NEC Corporation. All rights reserved.