ページの先頭です。
本文へジャンプする。

本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、情報は問題なくご利用いただけます。

ここからサイト内共通メニューです。
サイト内共通メニューを読み飛ばす。
サイト内共通メニューここまで。
サイト内の現在位置を表示しています。
ホーム > ソリューション・サービス > 組込みシステムソリューション > ソリューション > LSI設計ソリューション > CyberWorkBench > イベント・セミナー > C言語によるFPGA回路設計セミナー
組み込みシステムソリューション
ページ共通メニューここまで。

C言語によるFPGA回路設計セミナー
〜実用化が進む高位合成の技術を基礎から応用まで丁寧に解説〜

CyberWorkBenchを利用して、プログラム可能なチップであるFPGAの回路設計をC言語で行うことにより、次のような分野でご活用いただけます。

本セミナーでは、C言語からFPGA回路を合成・検証する原理の解説から、C言語設計の効果や応用事例のご紹介をいたします。また、初歩的な質問や込み入った質問など、個別にじっくりと討議させていただく機会も設けております。C言語設計は初めてというお客様にも丁寧にご説明いたします。

ご多忙の折とは存じますが、ぜひともご来場を賜わりたくご案内申し上げます。

概要

会期
2011年11月1日(火)
14:00〜17:20
(受付開始 13:30〜)
会場
森永プラザビル 23階

別ウィンドウでページを開きます。会場アクセス

※NEC本社ビルから変更になりました。
主催
日本電気株式会社
参加料
無料(事前登録制)

※本セミナーの申込みを締め切らせていただきました。多数のお申し込みありがとうございました。


プログラム

時間 内容
14:00〜14:05 ご挨拶
14:05〜15:30 C言語記述からの高位合成と検証の技術解説

高位合成とハードウェア・ソフトウェアの検証の原理についてチュートリアルを行います。『FA、医療、車等のマルチタスク・リアルタイム制御用マイコンをFPGA+C設計でおきかえ』、『顔照合や楕円暗号など高度で複雑なアルゴリズムを容易に回路化』などの適用分野についてご説明します。

NEC 中央研究所 若林一敏
15:30〜15:55 金融向け高速イベント処理への応用事例

CyberWorkBenchを用いてFPGA設計の敷居をさげてユーザー企業が自らのアルゴリズムをFPGA上に実現することを容易にした、FPGAによる金融向け高速イベント処理ソリューションの適用について解説します。

NEC 中央研究所 井上浩明、竹中崇
15:55〜16:10 休憩(コーヒーブレーク)
16:10〜16:25 パートナー発表

アルテラのFPGAの新製品や事例をご紹介します。

日本アルテラ株式会社 マーケティング部ディレクター 堀内 伸郎様
16:25〜16:45 FPGA専用版CyberWorkBenchの説明

各FPGAメーカ、シリーズに特化した回路最適化技術を始めとした特徴および製品ラインナップについてご紹介します。

NEC 組込みシステムソリューション事業部 山内崇
16:45〜17:10 CyberWorkBenchのデモンストレーション

アルゴリズム系回路と、制御系回路を含む回路での高位合成、検証のデモンストレーションを行います。

NEC 組込みシステムソリューション事業部 高畠直
17:10〜17:20 全プログラムのまとめ、および質疑応答

※プログラムは変更になる場合がございます。予めご了承ください。


お問い合わせ先

日本電気株式会社
第一製造営業本部
C言語によるFPGA回路設計セミナー事務局
TEL: 03-3456-8408
ess-suishin@seminar.jp.nec.com
土日祝を除く 9:00〜12:00、13:00〜17:00


Copyright NEC Corporation. All rights reserved.